Patent Abstracts of Japan

PUBLICATION NUMBER PUBLICATION DATE

: 2000198240 : 18-07-00

APPLICATION DATE

: 22-06-99

APPLICATION NUMBER

: 11175447

APPLICANT: SEIKO EPSON CORP:

INVENTOR: SHIODA FUMIO;


INT.CL.

: B41J 5/30 G06F 3/12 G06T 1/20

TITLE

: PRINTER AND CONTROL METHOD

THEREOF



ABSTRACT: PROBLEM TO BE SOLVED: To process a large volume of print data of color laser printer,

or the like, at high speed.

SOLUTION: A printer comprises a first CPU 11 controlling a process for receiving print data and a process for converting the print data into an intermediate code and outputting the intermediate code, and a second CPU 31 controlling a process for generating a writing data from the intermediate code, a color conversion process and a binarization process. Since data processing progresses stepwise in the printer, parallel processing can be carried out with two CPUs by taking over the processing of data at any one stage, e.g. the intermediate code, among a plurality of CPUs without requiring any communication function among the CPUs or development of an OS for coordination control resulting in the enhancement of processing speed.

COPYRIGHT: (C)2000, JPO

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2000-198240 (P2000-198240A)

(43)公開日 平成12年7月18日(2000.7.18)


(51) Int.Cl.		識別和号	FΙ		テーマコート* (参考)
B41J	5/30		B41J	5/30	С
G06F	3/12		C 0 6 F	3/12	L
G06T	1/20			15/66	K

		每江即水	木間水 間水気の数10 OL (主 15 頁)
(21)出顧番号	特顯平11-175447	(71)出願人	000002369
			セイコーエプソン株式会社
(22) 出験日	平成11年6月22日(1999.6.22)		東京都新宿区西新宿2 5 目 4 番 1 号
		(72)発明者	丸山 三千男
(31)優先権主張番号	特顧平10-316481		長野県諏訪市大和3丁目3番5号 セイコ
(32)優先日	平成10年11月6日(1998.11.6)		ーエプソン株式会社内
(33)優先権主張国	日本 (JP)	(72)発明者	高木 俊光
			長野県諏訪市大和3丁目3番5号 セイコ
			ーエプソン株式会社内
		(72)発明者	塩田 富美男
			長野県諏訪市大和3丁目3番5号 セイコ
			ーエプソン株式会社内
		(74)代理人	100095371
			弁理士 上村 輝之 (外1名)
		1	

(54) 【発明の名称】 印刷装置及びその制御方法

(57)【要約】

【課題】 カラーレーザプリンタなどのデータ量の多い 印刷データを高速で処理可能な印刷装置を提供する。 【解決手段】 印刷データを受信する処理および印刷デ ータを中間コードに変換して出力する処理までを制御す る第1のCPU11と、中間コードから指画データを生 成する処理、色変換する処理および2値化する処理を制 御する第2のCPU31を設ける。プリンタにおけるデ ータ処理は段階的に進んでいくので、中間コードなどの いずれかの段階のデータで複数のCPUの間で処理を引 き継ぐことにより、CPU間の通信機能を設けたり、協 週制御用のOSを開発することなく、2つのCPUによ り並行処理が可能であり、処理速度を高めることができ 3.



【特許請求の範囲】

【請求項1】 印刷データを受信する処理、その印刷デ ータを中間段階のデータに変換する処理を制御する第1 のCPUを備えた第1の制御区画と...

前記中間段階のデータを印刷機構に出力可能な2値化デ ータに変換する処理を制御する第2のCPUを備えた第 2の制御区画とを備えた印刷装置。

【請求項2】 請求項1において、

前記第1の制御区画は、第1のRAM、第1のROM及 び第1のASICを更に有し、

第2の制御区画は、第2のRAM、第2のROM及び第 2のASICを更に有し、

前記第1の制御区画から前記第2の制御区画に前記中間 段階のデータを供給するためのデータ交換用のバスを更 に備えた印刷装置。

【請求項3】 請求項1において、前記中間段階のデー タは、前記印刷データを言語解釈して作られた中間コー ドのデータである印刷装置。

【請求項4】 請求項1において、前記中間段階のデー タは、中間コードに基づいて描画されたRGBビットマ ップデータたる描画データである印刷装置、

【請求項5】 請求項1において、前記中間段階のデー タは、RGBの描画データを色変換して作られたCMY Kのビットマップデータたる色変換データである印刷装 置.

【請求項6】 印刷データを受信する処理、その印刷デ ータを中間段階のデータに変換する処理を制御する第1 の制御工程と、

前記中間段階のデータを印刷機構に出力可能な2値化デ ータに変換する処理を第2のCPUで制御する第2の制 御工程とを有する印刷装置の制御方法。

【請求項7】 請求項6において、前記中間段階のデー 夕は、前記印刷データを言語解釈することにより作られ る中間コードのデータである印刷装置の制御方法。

【請求項8】 請求項6において、前記中間段階のデー タは、中間コードに基づいて描画されたRGBビットマ ップデータたる描画データである印刷装置の制御方法。

【請求項9】 請求項6において、前記中間段階のデー タは、RGBの描画データを色変換して作られたCMY Kのビットマップデータたる色変換データである印刷装 置の制御方法。

【請求項10】 印刷機構と 互いにデータを交換可能 な第1の制御区画と第2の制御区画とを備え、

前記第1の制御区画は第1のCPUを有し、前記第2の 制御区面は第2のCPUを有し

前記第1と第2の制御区画が、印刷データの受信で始ま り2値化データを前記印刷機構へ送ることで終わる一連 の複数段階から構成される印刷のための制御処理を、段 階別に分担して実行する印刷装置。

【請求項11】 請求項10において、

前記第1の制御区画は、前記第1及び第2のCPU用の 制御プログラムを格納したROMを有し、

前記第2の制御区画は、前記ROMから前記第2のCP U用の制御プログラムがロードされるRAMを有し、

前記第2のCPUは、前記RAMにロードされた前記制 御プログラムに従って動作する印刷装置。

【請求項12】 請求項10において、

前記第1の制御区画は、第1のRAMと第1のASIC

前記第2の制御区画は、第2のRAMと第2のASIC を含み、前記第1及び第2のCPUの各々が、前記第1 のRAMと前記第1のASICと前記第2のRAMと前 記第2のASICにアクセス可能である印刷装置。

【請求項13】 請求項10において、

前記第1の制御区画は、前記印刷データを受信する段階 と、前記印刷データから中間段階のデータを作成する段 階とを分担し、

前記第2の制御区画は、前記中間段階のデータから前記 2億化データを作成する段階と、前記2億化データを前 記印刷エンジンへ送る段階とを分相する印刷装置。

【請求項14】 請求項13において、 前記第1の制御区画は、第1のRAMと第1のASIC

前記第2の制御区画は、第2のRAMと第2のASIC とを右し、

前記第1のASICは、前記印刷データを受信する手段

前記第1のCPUは、受信した前記印刷データを言語解 釈して中間コードを作成する手段を有し、

前記第2のCPUは、前記中間コードから前記中間コー ドと同じ表色系のビットマップデータたる措面データを 描画する手段を有し、

前記第2のASICは、前記描画データを色変換して前 記印刷機構と同じ表色系のビットマップデータたる色変 機データを作成する手段と、前記色変換データを2値化 して前記2値化データを作成する手段とを有する印刷装 置、

【請求項15】 請求項14において、

前記第1のASICは、前記印刷データ、中間コード及 び描画データの何れかに関して、前記第1のRAMに対 するDMAを行う手段を有し、

前記第2のASICは、前記印刷データ、中間コード及 び描画データの何れかに関して、前記第2のRAMに対 するDMAを行う手段を有する印刷装置。

【請求項16】 第1のCPUを有する第1の制御区画 が、印刷データの受信で始まり2値化データを前記印刷 機構へ送ることで終わる一連の複数段階から構成される 印刷のための制御処理をのうちの、一部の所定の段階を 実行する制御工程と、

第2のCPUを有する第2の制御区画が、前記一連の複

数段階から構成される印刷のための制御処理をのうち の、残りの所定の段階を実行する制御工程とを有する印 緑装置の制御方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、カラー画像を印刷 可能な印刷装置およびその制御方法に関するものであ る。

[0002]

【従来の核柄】近年、ドキュメントのほとんどはパーソ ナルコンピュータなど情報処理装置により処理され、ア リンタを用いて出力されている。したがって、大量の書 類を高速で印明するためにアリンタの印刷速度を向上す ることが常に要求されている。また、パーソナルコンピ ュータにおいてカラー画像の処理が容易に行われるよう になっており、カラー表示を含んだ文書量が増大してい る。

[0003]

【発明が解決しようとする課題】このため、カラー印刷 ができる様々な種類のアリンタが開発され、一般的に使 用されるようになっている、そして、カラーブリンタに 対しても印刷速度を向上する要求が常にある。その一方 で、高速なカラーブリンタを低コストで供給可能にする 要求も常にある。

【0004】印刷速度の速いカラーブリンタとして、ベージ印刷できるカラーレーザーブリンタが知られており、近年、プリント用のエンジン(印刷機構)の速度は大幅に向上している。しかしながら、パーソナルコンピュータで処理されるカラー画像の所で保度も大幅に向上されており、パーソナルコンピュータから印刷するために送信されるカラー画像のデータ量は膨大となっている。さらに、パーソナルコンピュータからアリンタに送信されるの音語は様々であり、プリンタは膨大なデータをそれの言語に従って処理する必要がある。また、プリンタから出力されるカラーブリントの品質は常に高いものが求められており、誤差が配などのカラー日刷用に特有の処理が必要とかっている。

【0005】したがって、パーソナルコンビュータから 印刷データを受信した後、印刷機構で印刷可能な2億化 されたデータに変換するまでの処理過程が複雑になって おり、従来にもましてこの処理を短縮することがカラー ブリンタの高速化のために重要な課題となっている。 【0006】

【課題を解決するための手段】このため、本発明においては、少なくとも2つのCPUにより、印刷データを受信してから2値化されたデータを印刷機構の出力するまでの処理を並列処理し、カラーブリンタをさらに高速化するようにしている。

【0007】デジタルデータの処理速度を向上するには、CPUを高速なもの変えるか、あるいは、色変換な

どの処理に特化したハードウェアを開発し採用すること が一般的である。高速のCPUを採用すれば、CPUの 処理時間は短縮できるが、クリティカルパスとなるである。 ろうデータ転送などの時間は短縮できない。したがっ て、高価なCPUを採用しても画像処理の時間をそれほ ど短縮できるものではない。色変換処理専用にフルカス タマイズされたハードウェアを採用すれば、その処理自 体の速度は向上でき、全ての処理をカスタマイズされた ハードウェアで行えば、さらに処理速度を向上できる。 しかしながら、やはりデータ転送などのクリティカルパ スが生ずるので、それ自体を短縮することは難しい。ま た。専用ハードウェアを開発するためはコストと時間が かかる。さらに、専用ハードウェアを採用することによ り汎用性がなくなるので、将来のバージョンアップ、あ るいは処理内容の変更・追加などにも対処できなくな る。

【0008】マルチプロセッサを用いた並行処理もデジタルデータの処理速度を向上する一般的な方法として知られている。しかしながら、協調制御のためにプロセッサ相互間の通信機能を設けたり、マルチプロセッサ用のOSを開発する必要があるなど、ソフトウェアおよびハーティアの開発に時間とコストがかかるので、プリンタといった周辺機器には採用されていない。

【0009】これに対し、本類の発明者もは、プリンク における印刷データの処理が、中間コードへ変換する処理、中間コードをRGB(赤、緑および青〉各色の指面 データへ変換する処理、指面データをCMYK(シア ン、マゼング、黄色および黒色)の印刷するための色デ ータに変換する処理、および、色変換されたデータを印 刷機構に送るために2値化する処理と段階的に進み、さ らに、各々の段階で変換データがバッファに書き込まれ ることに着目した。そして、いずれかの段階のデータで その後の処理を異なるCPUが引き継ぐことにより、複 数のCPUで印刷データの処理を並列処理できるように している。

【0010】すなわち、本発用の第1の観点に経ら印刷 装置は、印刷データを受信する処理、その印刷データから中間段階のデータを作成する処理、および、この中間 段階のデータを出力する処理を制御する第1のCPUを 備えた第1の精御区画と、中間段階のデータを印刷機構 に出力可能な2億化データに変換する処理を制御する第 2のCPUを備えた第2の新御区画とを有する。

【0011】また、本発明の第2の観点に従う印制装置の制御方法は、印刷データを受信する処理、その印刷データをではなる処理、及びこの中間段階のデータを作成する処理を第1のCPUで制御する第1のM側工程と、中間段階のデータを印刷機構に出力可能な2値化データに変強する処理を第2のCPUで制御する第2の制御工程とを有する。

【0012】本発明の印刷装置およびその制御方法で

は、第1のCPUは、たとえば、中間コードに変換する
での処理の制御を行い、中間コードに変換された中間
段階のデータを1ページなどの作業単位で出力する。第
2のCPUは、1ページなどの作業単位で出力する。第
2のCPUは、1ページかの中間段階のデーケが出力さ
れると、それに続く処理から2億化データに変換して印 影機構に送信するまでの処理を制御する。たがかて、中間段階のデータの受け渡しだけで2つのCPUを協調 制御することが可能である。このため、CPU相互回 直信機能、あるいはマルチプロセッサを協調的増するた めのOSなどを開発することなく、複数のCPUを用い た並列処理を行い処理速度の速い印刷装置を提供でき 。また、複数のCPUを採出て高速にする必要がな くなる。したがって、低コストで速度の速い印刷装置が くなる。したがって、低コストで速度の速い印刷装置が 実現できる。また、CPU単独の速度を採用できるので、専用

ハードウェアに比較し、汎用性が高く、将来のバージョ

ンアップなどにも容易に対応できる。 【0013】さらに、第1および第2のCPUによる並 行処理により高速化を図ると同時に、第1および第2の 制御区画をほぼ独立したアーキテクチャで構成すること により、クリティカルパスを短くしたり、クリティカル パスが発生するのを抑制できる。すなわち、第1および 第2の制御区画には、第1および第2のRAM、第1お よび第2のROMを設け、さらに、第1の制御区画で は、第1のCPU、第1のRAMおよび第1のROMを 第1のバスまたは第1のASICで接続し、第2の制御 区画では、第2のCPU、第2のRAMおよび第2のR OMを第2のバスまたは第2のASICで接続すること が望ましい。これにより、バスあるいはASICが他の 制御区画のCPUあるいは他の制御区画の処理によって 占有されるのを防止できるので、個々の制御区画でクリ ティカルパスが発生しないように、あるいはクリティカ ルパスが最短になるように最適なプログラミングが行え る。また、第1の制御区画と第2の制御区画をデータ交 換用のバスで接続することにより、中間段階のデータの 受け渡しは可能である。

【0014】もちろん、抽画データ、色変験データなど の各変換処理を制御する第3さらには第4のCPUを設 けることも可能である。しかしながら、CPUに付随するハードウェアも増加するので、3つ以上のCPUを採 用することは現状では印解設置が大型で非常に高値なも 制御方法においては、中間影階のデータとして、中間コ ードに変換されたデータを採用すると、第1の制御区画 にもノロあるいはカラーに共用の制御区画として設計 でき、また、第2の制御区画はカラー専用の制御区画 して設計することができる。したがって、第1の制御区 悪はモノクロ用のレーザにも共用することができる。ま 、第2の制御区画はビットイメージで送信された画像 データを印刷するスリーク、ブリンタ(ダムブリンタ) にも共用できる。

【0015] 中間コードを中間段階のデータとすることにより、上述したように第1および第2の制御区画の処理範囲が開催とるので汎用性の高いシステんとなる。また、中間コード以降が1ページ分などの作業単位で第2の制御区画により連接処理され印刷機構から出力されるので、メモリなどのハードウェアの利用効率も高く高速出力が可能となる。しかしながら、作業単位(1ページ)のデータを措画データ。色変換データおよび2億化一クに実換する処理を第2の制御区画で一連で行うために、印刷機構の処理速度が強いとその印刷速度に処理速度が追いいかず、第2のCPUにより制御がクリティカルバスになってしまいオーバランが生ずる可能性がある。

【0016】したがって、そのような場合は、中間段階 のデータは、中間コードがさらにRGB各色に変換され た描画データ、あるいは、描画データがさらにCMYK 各色に色変換した後のデータにすることが望ましい。こ のような中間段階のデータ種別の変更は、第1および第 2の制御区画に含まれる変換用のハードウェアを変更す ることで対処することも可能であり、あるいは、ハード ウェアは変えずに、第1または第2のCPUにより制御 する範囲をソフトウェアで変更するようにしても良い。 【0017】本発明の第3の観点に従う印刷装置は、印 刷機構と、それぞれCPUを有して相互にデータを交換 可能な第1及び第2の制御区画を備える。そして、印刷 データの受信で始まり2値化データを前記印刷機構へ送 ることで終わる一連の複数段階から構成される印刷のた めの制御処理を、その2つの制御区画が段階別に分担し て実行する。

【0018】本発明の第4の観点に従う印刷装置の制御 方法は、印刷データの受信で始まり2値化データを前記 印刷機構へ送ることで終わる一連の複数段階から構成さ れる印刷のための制御処理のうち、一部の所定の段階を 第1のCPUをもつ第1の制御区画が実行する制御工程 と、残りの所定の段階を第2のCPUをもつ第2の制御 区画が実行する制御工程とを有する。

【0019】一つの好適な実施形態では、第1の制御区 画に設けられたROMに、第1と第2のCPU双方のための制御プログラムを格納しておき、そして、電源投入 時に、そのROMから第2の制御区画内のRAMに第2 のCPU用の制御プログラムをロードして、第2のCP UがそのRAMにロードされた制御プログラムに従って 動作できるようにする。これにより、プログラムROM が節約でき、制御区画の基板サイズも小さくできる。 【0020】好適な実施形態では、第1の制御区画に は、第1のCPUの他に第1のRAMと第1のASIC

は、第1のCFUの他に第1のKAMと第1のAS1C が搭載され、第2の制御区画には、第2のCFUだけで なく第2のRAMと第2のAS1Cが搭載される。そし て、第1及び第2のCFUの各々が、第1のRAMと第 1のASICと第2のRAMと第2のASICにアクセ 工可能である。そのため、第1の制御区画と第2の制御 区画にどの段階の処理を分担させ、その制御をどのCP Uが行うかといった仕事の割り当てに関して大きい自由 度が得られ、結果として、印刷装置の世様や印刷ジョブ の性質に応じた最適な仕事剤の当でか設定できる。

【0021】仕事割り当ての東型例は、第1の制御区画 が、印刷データを受信する段階と、印刷データから中間 段階のデータを作成する段階とを分担し、第2の制御区 画が、中間段階のデータから2億化データを作成する段 階と、2億化データを印刷エンジンへ送る段階とを分担 するというものである。

【0022】好適な実施形態では、第1の制御区画で は、第1のASICが印刷データの受信を行い、第1の CPUが、受信した印刷データを言語解釈して中間コー ドを作成する。第2の制御区画では、第2のCPUが、 中間コードから中間コードと同じ表色系(例えばRG B)のビットマップデータたる描画データを描画し、第 2のASICが、その描画データを色変換して印刷機構 と同じ表色系(例えばYMCK)のビットマップデータ たる色変換データを作成し、その色変換データを2値化 して2値化データを作成する。この一連の制御処理にお いて、印刷データ、中間コード及び描画データはそれぞ れ、第1のRAMか又は第2のRAMに一時的に蓄積さ れるようになっているが、それらのデータを第1のRA Mに書き込んだり読み出したりする動作は第1のASI CがDMAにより行い、また、それらのデータを第2の RAMに書き込んだり読み出したりする動作は第2のA SICがDMAにより行い、それにより、CPUの負担 を軽減している。

[0023]

【発明の実施の形態】以下に図面を参照して本発明の実施の形態と関明する。図1 に、本発明にかかるプリンタ の原際構成をプロック図を用いて示してある。本例の プリンタ1は、カラーレーザプリンタであり、マルチカ ラー印節を行う印刷機構2と、この印刷機構2に2位化 れたデータを供給する制御部3とを備えている。制御 部3は、パーソナルコンピュータなどから印刷データゆ pを受信すると共に、その印刷データゆりを幾つかのス テップを経て印刷機構2で印刷可能な2値化データゆ。 に変換して出力する。

【0024】本例の印刷部3は、2つの刷削医高ちおよ び6に別れている。第1の制御区画5は、印刷データル Pを受信する処理と、さらに中間コードゥーに変換して 出力する処理を行う。第2の制御区画6は、中間コード が加を指画データのに変換する処理と、指面データの でを色変換して変換データのもにする処理と、さらに、 変換データのもを2値化して2値化データのを出力する 必理を行うことができる。

【0025】第1の制御区画5は、DMAコントローラ

としての機能を備えた第1のASIC10を中心に構成されており、この第1のASIC10にCPUバス12により第1のCPU11が接続されている、第1のASIC10は、さらに、RAMバス13によりROM17が接続されている。RAMバス13には、増設用のRAMを接続されている。RAMバス13には、増設用のRAMを接続するスロット15が設けられており、また、ROMバス16にはバッファ18を介して増設用のプログラムカードを接続するスロット19が設けられている。第1のASIC10には、また、外部バス20を介して入出力モジュール21、高速シリアルインタフェース用のIEEE1394モジュール22、ネットワークインタフェースのイーサネットモジュール23が接続されている。6

【0026】 A出力モジュール21には、さらに、オアションカード用のバスTYPEB、セントロニクスなどのパラレルインタフェースPIF、RS-232CなどのシリアルインタフェースSIF、エンジンインタフェースEIF、パネルインタフェースANEL、さらにUSB、IDE用のインタフェース、不郷発性ROMのインタフェースEEPROMなどが設けられている。また、第10ASIC10は、後述する第2の制御区画6の中心となるASIC30とデータ交換用のバス25を介して接続されている。

「0027」したがって、第1の制御区画5では、これらの外部インタフェースを介してパーソナルコンピュータなどから印刷データを受信し、SDRAM14などの作業用のメモリに収納するととができる。さらに、第1のAS1C10は、圧縮する機能(CMP)および仲長能で受信した印刷データを伸展してSDRAM14に展開することも可能である。それぞれのモジュール21、22または23で受信された印刷データを申え、AS1C10のDMA機能によりSDRAM14に転送され、さらに、圧縮されている場合はDMAと同時に、あるいは別のタイミングで仲長される。第1のCPU11により、これらの印刷データもpの受信および仲長処理が削削できたものので

【0028】CPU11は、さらに、SDRAM14にロードされた印刷データゆの記述言語を判断し、ROM17に収納された言語処理プログラムにしたがって印刷データφロを解釈し、本プリンタ1で処理可能な中間コードゆmを生成する。そして、生成した中間コードの一般である。そして、生成した中間コードの大会には、第2の制御区面6のDRAM3とに書き込む。中間コードゆmのデータ量が多い場合は、ASIC10の圧縮機能に、MPを用いて圧縮して第2の制御区面6成件もは、第2の制御区面6の日本の第2に書き込む。中間コードゆmのデータ量が多い場合は、ASIC10の圧縮機能にMPを用いて圧縮して第2の制御区面に供給する。

【0029】第2の制御区画6は、主にカラー処理を行う制御区画であり、描画用のハードウェアであるIMA

35を備えた第2のASIC30を中心に構成されている。第2のASIC30は、さらに、圧縮および伸長用にデザインされたハードウェア機能DCMP36、色変換用にデザインされたハードウェア機能CCNV37、および2値化用にデザインされたハードウェア機能でBIX38を備えている。また、第2のASIC30には、これらのハードウェア機能を制御するための第2のCPU31がCPUバス41により接続されている。さら、第2のASIC30には、CPU31のプログラムを記憶したROM33がROMバス43により接続され、作業側域となるDRAM32がRAMバス42により接続されてある。また、第2のASIC30は、第1のASIC10とデータを交換するためのバス25が接続されており、2億化されたデータものを印刷機構2に出力するためのバス25が接続されており、2億化されたデータものを印刷機構2に出力するためのバス75は接続されており、2億化されたデータものを印刷機構2に出力するためのバス75は接続されている。また、第2位とれたデータものを印刷機構2に出力するためのバス75は接続されている。

【0030】第2の期間区画らは、第1の期間区画ちによりDRAM32に対し ベージ分の中間コードを mが 書き込まれると、その中間コードを mで記述された1ページ分のデータを印刷機構2で印刷可能な2値化されたデータを のに変換して出力するまでの処理を連続して行う。まず、DRAM32に審査込まれた中間ニードを mを 伸展機能DCMP36によって解凍しながらCPU31およびIMA35の機能を用いてRGB各色8ビットの指画データを cc変換する。この指画データを cは再び圧縮された状態でDRAM32に書き込まれる。

[0031]指画データからは、その後、再びロードされ、伸展された後に色変換用のハードウェア機能CCN V37に保給され、RGBを色8ビットのデータから、 CMY K各色8ビットの色変換データかもに変換される。この色変換データかもは、さめに、2億化用のハードウェア機能CPGIX38に供給され、2億化用のストウェア機能と呼びに供給され、26に大いない。そして、印刷機構2によりカラー画像がページ等に出力される。そして、印刷機構2によりカラー画像がページ等に出力される。

【0032】図2に、以上の過程をフローチャートにようっプラスしてある。まず、第1の制制区画5では、ステップ51で印刷データルpを受信し5DRAM14に密積する。1つのジュブを受信した後、あるいは受信途中の当なタイミングで、ステップ52において、印刷データルPをSDRAM14からロードし、伸長した後に中間一一ドゥ=ルゲ近点されると、ステップ53でASIC10のDMA機能を用いてデータ変換用のバス25を介して第2の制御区画6のASIC30に供給し、ASIC30を介してりたりのでは、フェップ53でASIC10のDMA機能を用いてデータ変換用のバス25を介して第2の制御区画6のASIC30に供給し、ASIC30を介してDRAM32に蓄積する。これらの各ステップ51、528よび53が第1のCPU11の制御の下で行われ、ステップ53の処理が終了すると、次の1ページ分の印刷データルpの処理が開始される、

【0033】第2の制御区画6では、DRAM32に適

当な作業単位の中間コード

の

の

が
出力されると、カラー 印刷のための処理を行う。本例では、ページプリンタで あるので、通常は1ページが単位となり、その単位の中 間コードomが蓄積された段階で処理が開始される。ま ず、ステップ54でDRAM32に蓄積された中間コー ドφmがロードされ、解凍された後に、RGB各色の描 画データocに変換される。そして、ステップ55でD RAM32に再び圧縮されて出力される。この描画デー タφcは、ステップ56で再びロードされて伸長され、 CMYKの各色のデータøtに色変換される。そして、 ステップ57で2値化用のハードウェア機能CPGIX 38に出力され、ステップ58で2値化処理が行われ る。2値化されたデータφοはステップ59で印刷機構 2に出力されカラー印刷が行われる。これらの各ステッ プ54ないし59は、第2のCPU31の制御の下で行 bha.

【〇〇34】このように、本例のプリンタ1では、印刷データゆを受信して中間コードをmで出力するまでの
処理(ステップ・51から53)が第1の制御原面において第1のCPU11の制御の下で繰り返される。また、中間コードをmから2値化データをのに変換して出力するまでの処理(ステップ・54から59)が第2の制御区面6において第2のCPU31の制御の下で繰り返される。したがって、ステップ・51から53までの処理をした。ステップ・54から59までの処理が出た過程されるので、制御部3のスループットを大幅に向上できる。このため、日朝速度の速いプリンタ1を提供することができる。

【0035】また、本例の制即システムを採用することにより、印刷データを処理する上でクリティカルバスとなりやすい第2の制御区画の処理時間から第1の制御区画6における処理時間を担縮することにより、その処理時間が印刷機構2が1ページかの印刷が終了した段階で次のページの印刷が開始できる。したがって、印刷機構2が1水中で停止することなく、カラープリントを連続して出力可能なカラーページプリンタが提供可能となる、出力可能なカラーページプリンタが提供可能となる。

【0036】さらに、第1の制卸区面5においては、カ ラー化の処理が第2の制制区面6で独立して行われるの で、割り込みなどの特殊な処理を行って印刷処理を中断 しなくても印制途中にパーソナルコンピュータとの通信 処理を随時行うことができる。カラーページアリンタ は、モノクロのアリンタと比較するとコストが高く設置 面積も広くなるので、LANなどを介して共有化される ことが多く、通信処理のために割かれる時間も多くな 。本例のアリンタ1は、通信処理のための割り込み及 少数なくなるので、割り込み及び復帰のためのレジス タ特徴などの余分な処理時間も節約することができ、印 刷速度も速く、通信したときの応答速度も速いプリンタ を提供できる。

【0037】また、本例のプリンタ10劇的緒多では、 第1の劇物区画5から中間コード・ゆーに変換されたデータを第20割削区画6を提供することにより第11まな 第2の劇師区画の制御を協調させている。中間コードゥ m、描画データゥc、色変換データゥせさらに2値化データッと段階的にデータ変換されているプロセスはア リンタに特権のものであり、各段階のデークが同時に参 照されるようなことはない。したがって、いずれかの段 階のデークで制御区画を移行することにより、制御区画 の容接を協議制御は不要である。

【0038】したがって、本例のプリンタの制御部3で は、従来のマルチプロセッサーを用いた制御システムの ように、CPU間の通信機能を設けたり、並列処理用の OSを新たに開発する必要はなく、適当なタイミングで 中間コードomを引き継ぐことにより2つの制御区画。 2つのCPU11および31による並行処理が実現され ている。このため、ハードウェアあるいはソフトウェア の開発に費用あるいは時間をそれほど費やすことなくマ ルチプロセッサーによる並行処理が実現でき、高速処理 可能なプリンタを低コストで提供することができる。 【0039】さらに、本例のプリンタ1の制御部3は、 第1の制御区画5と第2の制御区画6がそれぞれ第1の ASIC10あるいは第2のASIC30を中心とした ほぼ独立したアーキテクチャで構成されている。このた め、それぞれのCPU11あるいは31が命令をフェッ チするタイミングを調整したり、RAMにアクセスする タイミングを調整したり、さらには、DMAのためにバ ス開放するタイミングを第1および第2の制御区画間で 調整するプロセスがほとんどいらない。単に、中間コー ドゥmが第1の制御区画5から第2の制御区画6に転送 するタイミングをいずれかの制御区画5または6の側で 制御するだけで良い。

【0040】したがって、印刷データのトを受信してから中間コードの血に変換するまでの処理と、中間コード の加から2値化データのを出力するまでの処理を略完 全に独立して実行することができる。このため、それぞ れの制御手順を最適化でき、各々の制御区輌らおよび6 の処理時間を組織することができる。したがって、印刷 装置10トータルの処理時間を更に短縮できる。

【0041】にのように、第11および第2の帰桐区画ち はよび6に独立したアーキテクチャを採用していると、 処理遠度を向上できると共た、他のブリンツに対する汎 肝性も向上する。例えば、本例の第1の刷刷に画ちは、 第1のASIC10にモノクロ用の印刷データを圧縮お よび伸長する機能を備えている。したがって、モノクロ のレーザブリンタにおいては、本例の第1の刷網区画ち を搭載した基板を装着することによりモノクロ用の印刷 データをドーナナルコンピュータから受信し、それを言 【0042】さらに、このような2つのCPU11および31を用いて高速化することにより、数100MHz などの非常に高速で高値なCPUを採用したプリンタと 比較し低コストで高速化できる。また、ハードウェア化 を進めて高速化したプリンタよりもフレキシブルで汎用 性の高・制御システムが実限できることは常に説明した。 通りである。本例のプリンタ1では、ROMを変えたり 増設することによりプリンタ言語のバージョンアップに も柔軟に対応でき、またメモリカードを憎設することに より多階調あるいは志高解態度のカラー画像の処理にも柔軟に対応できる。

【0043】また、本例の制御部3は、2つのCPU1 1および31のプログラムを変更することにより、第1 のCPU11および第2のCPU31で制御する範囲を 変更することも可能である。たとえば、処理する印刷デ ータφpの解像度が高いためにデータ量が多く、さら に、印刷機構2の印刷速度が速いプリンタにおいては、 中間コードを描画データocに変換し、色変換し、さら に2値化する処理を第2のCPU31で制御するとその 処理時間が、印刷機構2のページ当たりの印刷時間より も長くなり、第2のCPU31で制御する一連の処理が クリティカルパスになる可能性がある。そのような場合 は、印刷機構2が1ページ印刷するたびに停止したり、 あるいはオーバーランを起こしてページの途中でデータ が抜けた印刷が行われてしまう可能性がある。したがっ て、第2のCPU31で制御する処理を減らすことによ りクリティカルパスが印刷機構2の印刷時間となるよう にすることが望ましい。

【0044】図3に 第1まはび第2のCPU11および31で創むれる処理短問を変更した例をフロートを用いて示してある。上述したように、フリンタでは、中間コードをm、指画データをc、色変換したデータもtを連が進むので、いずれかの段階のデータを第のCPU11から第2のCPU31に引き渡すことにより2つのCPUで並列処理できる。このため、図3に示した例では、描画データをcを変換し出かする処理まで参第1のCPU11で割弾し、作業単位である1ページ分の描画データをcを第2の制御区画6のDRAM32に出力上校段階で、第2のCPU31による処理時間を関係するようにしている。第2かでPU31による処理時間を関節するようによる処理時間を関節するようによる処理時間を関節するようによる処理時間を関節するようによる処理時間を関節するようによる処理時間を関節するようによる処理時間を関節するようによる処理時間を関節するようによる処理時間を関節するようにより表現を可能を変更している。

【0045】図3に示した各々のステップは図2に示したものと同様であるが、第1の制御区画5では、まずス

テップ51において、印刷データのPを受信しSDRA M14に高額する。ステップ52において、印刷データのPSDRAM14からロードし、伸長した後に中間コードのmた交換する。中間コードのmをステップ53で、SDRAM14までは第2の制御区面のDRAM33に満積する。さらにステップ54で3の制御区面のASIC3のに設けられた描画用のハードッェアIMA35を用いて中間コードのmを措画データのぐに変換し、SDRAM14に満積する。そして、適当な作業型し、SDRAM14に満積する。そして、適当な作業型し、SDRAM14に満積する。そして、適当な作業型に、例えば1ペジの対価プータのか返されると、ステップ55でASIC10のDMA機能を用いてデータ交換用のバス25を介して第2の削御区面6のDRAM32に蓄積する。第1のCPU11は、これらの処理を繰り返して行う。

【0046】第2のCPU31にデータの処理が引き離がれると、描画データゆ。をステップ56で再びロート伸長してCMYKの各色のデータもに色変換する。このデータもをステップ57で2値化用のツードウェア機能CPGIX38に出力し、ステップ58で2値化処理した後にそのデータゆ。をステップ59で印刷機構2のに出力してカラー印刷を行う。この制卸方法では、第2のCPU31で繰り返し連続的に削削されるのはステップ56からステップ59処理であり、第2のCPU31の資素を軽減できる。したがって、第2のCPU31における制備がクリティカルパスとなるのを防止でき、印制機構2により難続的にページ単位の印刷ができま、印制機構2により難続的にページ単位の印刷ができま、印制機構2により難続的にページ単位の印刷ができま、

【0047】また、オーバーランによる印刷品質の劣化 も防止できる。もちろん、第2のCPU31の負荷をさ らに軽減することも可能であり、第1のCPU11が色 変換後のデータッセを出力する処理(ステップ57)ま での処理を削削し、第2のCPU31で2値化する処理 以降を削削するようにしても長い、そして、このように 第1および第2のCPU11および31で削削する範囲 を変更することが各CPUのプログラムを変更するだけ で行きス

【0048】しかしながら、上配の何では、指首データ

ぐんで変換するためのハードウェア機能35あるいは色

変換するハードウェア機能37は第2の制御区両6にあ
るものを用いている。このため、データ交換用のバス2
5のトラフィックが増加する。したがつて、DRA Mな
とのメモリやハードウェア機能の利用効率が低下する可能性がある。しかしながら、データ処理のクリティカル
バスを短縮できるので、トータルの処理時間を短縮でき
る可能性がある。もちろん、指画用のハードウェア機能
37ち、あるいは色変換用のハードウェア機能37を第1
の制御区画5に移動したり、あるいは、第1の制御区画
5にも設けておくことも可能である。しかしながら、このようにハードウェアを変更すると、各々の制御区画
5にも設けておくことも可能である。しかしながら、このようにハードウェアを変更すると、各々の制御区画
5にも設けておくことも可能である。しかしながら、このようにハードウェアを変更すると、各々の制御区画
ちはよび6の汎用性が低くなったり、また、連続設備とな

りコストおよびサイズが過大になる。したがって、上述 したように、各々のCPU11および31のソフトウェ アを変更することにより対処することが望ましい。

【0049】さらに、現在、ハードウェア機能で処理を行っている指面、色変換あるいは2値化処理もソフトウェアで行うことも可能であり、このような場合は、それぞれの機能も含めてソフトウェアで最適に割り振ることができるであろう。このような場合でも、各段階における変換後の中間段階のデータ(中間コードゥル、指面データをよるいは色変換データ申し)でCPUを切り換えることにより、2つのCPU11および31を極めて簡単に協調制御することができ、並列処理を行って処理速度を高めることができ、並列処理を行って処理速度を高めることができ、並列処理を行って処理速度を高めることができ、並列処理を行って処理

【0050】また、上記では、各制側区画が、RAMバスおよびCPUバスがも大小ぞれ接続可能なASIC10 がよび30を中心に構成されている例で観り上でいるが、CPUバスにRAMおよびROMを接続する構成であっても長いことはもちろんである。しかしながら、RAMおよびROMなどがCPUバスに接続された構成では、CPUが1ス開放するタイミングとアータ転送するタイミングのマッチングを取るなど、制御手順に削限が生じる可能性があるので、処理速度は若干低下することになるであろう。

【0051】なお、上配では第1および第2の2つのC PUを設置した制御部3を例に説明しているが、各々の 削削区画をマルチCPUで構成したり、第1および第2 の制御区画を複数も受けで並行処理を行うなど、さらに 多くのCPUを用いた構成ももちろん可能である。

【0052】図4は、本発明の別の実施形態にかかるプリンタの回路構成を示すブロック図である。

【0053】図4に示すように、プリンタ101は、第 1の制即区両103と第2の制即区両105と印刷機構 107を有する。第1制即区両103と第2制制区両1 05は、図示のように互いに対称的な構成を有している。

【0054]すなわち、第1制制区画103は、第10 及び第1RのM117を有する。第1ASIC113 は、ホスト装置109などに対するデータ入出力を行う 入出力ASIC121と、メモリ115、117のアク セスやCPU111のバスの制御などを行うメモリAS IC123とから構成される。第1ROM117には、 第1CPU111用のプログラムが格納されている。 【0055】第2制御区画105は、第2CPU13 1、第2ASIC133、第2DRAM135及び第2 ROM137を有する。第2ASIC133は、メモリ 135、137のアクセスやCPU121のバスの制御 などを行うメモリASIC141と、色変換や2値化や 附脚補正やエッジスムージングなどの画限処理を行ない

それらの画像処理で得られた最終的ナYMCK 2 値化デ

ータを印刷機構107へ供給する画像処理ASIC14 3から構成される。第2ROM137には、第2CPU 131用のプログラムが格納されている。

【0056】第1制御区画103の第1CPU111 は、第1期御区画内103内のリソース(第1ASIC 113、第1DRAM115)だけでなく、第2側区画内105内のリソース(第2ASIC123、第2DRAM135)にもアクセスすることができる。同様に、第2制御区画105内のリソース(第2ASIC123、第2DRAM135)だけでなく、第1制御区画内103内のリソース(第1ASIC113、第1DRAM115)にもアクセスすることができる。

【0057】なお、第1CPU111がDRAMコントローラを持つ場合には、第1メモリASIC123に第 1DRAM115を接続する代わりに(欠は、それと共 に)、点線で示すように第1CPU11に第1DRA M151を接続することもできる。第2CPU131が DRAMコントローラを持つ場合には、第2メモリAS IC133に第2DRAM135を接続するでもりに (又は、それと共に)、点線で示すように第12PU1 31に第2DRAM150を接続することもできる。 (0058]図5は、図4に示したプリンタに若干の変 形を加えた構成をもつプリンタのプロック図である。

【0059】図4に示したプリンタ101では、各制御区面103、105に、各CPU11、131用の制物プログラムを格約したROM117、137が個別に用意されている。しかし、実際のROMチッフがもつ容量の割には、制御プログラムのデータ量は小さいので、ROM117、137内には使っていない無駄な記憶領域がかなり多くある。また、特に2つの制制で面103、105を別の回路基板とし、両基板をコネクタなどで接続する構成を採用する場合、許容される基板サイズに起因して搭載可能なデバイス数がより少なく制限される場合がある。

【0060】そこで、図5に示した構成では、第1のCPU211用の制御プログラムと第2のCPU231用の制御プログラムと第2のCPU231開の制御でログラムの双方が、第1の制御区画203内のROM217に纏めて格替されている。故に、第2の制御区画205内恋板サイズが削減される。第2制制区画205内恋なサルスが日本では、第2の制御区画205内の水とリカSにクスと1にはSRAM271が内蔵されている。プリンタ201の電源投入時に、ROM217内の第2CPU231はSAM271が、第2CPU231はSAM271が内部間プログラムがSRAM271にロードされ、第2CPU231はSAM271内の制御プログラムに従って動作する。

【0061】なお、第1CPU211がDRAMコント ローラを持つ場合には、第1メモリASIC223に第 1DRAM215を接続する代わりに(又は、それと共 に)、点線で示すように第1CPU211に第1DRA M251 を接続することもできる。第2CPU231が DRAMコントローラを持つ場合には、第2メモリAS IC233に第2DRAM235を接続する代わりに (Xは、それと共に)、点線で示すように第2CPU1 31に第2DRAM253を接続することもできる。 【0062】図6及び図7は、図4及び図5に示したプ リンタの電源投入時の動作開始タイミングをそれぞれ示 している。

【0063】図4に示したアリンタ101では、電源投入時、リセット回路119がリセット信号161を第1 CPU111、第1ASIC113、第2CPU131 及び第2ASIC133に加えてそれらリセット状態とし、一定時間後にリセット信号161を解除する。図6のタイミングチャートに示すように、リセット解除と同時に、第1CPU111、第1ASIC113、第2CPU131及び第2ASIC133が一斉に有効になり、第1制御区画103と第2制御区画105は同時に動作と関時に

【0064】一方、図5のプリンタ201では、電源投 入時、第1リセット回路219がリセット信号261を 第1CPU111、第1ASIC113及び第2ASI C133に加え、また、第2ASIC263に内蔵され た第2リセット回路263がリセット信号265を第2 CPU231に加える。そして、一定時間後に第1リセ ット回路219がリセット信号261を解除する。図7 のタイミングチャートに示すように、このリセット解除 と同時に第1CPU111と第1ASIC113が有効 となり、第1制御区画203は動作を開始するが、第2 制御区画205では、第2ASIC233は有効だが、 第2CPU231はまだリセット状態中であるため、第 2制御区画205全体としてはまだ待機状態である。そ して、この待機状態のときに、第2メモリASIC内の SRAM271にROM217内の第2CPU用プログ ラムをロードする。ロード完了後、第1CPU211か らの信号267で第2リセット回路263のリセット信 号265を解除し、それにより、第2CPU231が有 効となって第2制御区画205の動作が開始する。

【00651図4又は図5に示したプリンタにおいて、 ホスト装置からの印刷デーク受信から印刷機構への2値 化デーク送出までの制物拠2番等1と第2の割削区画に 対しどのように割り当てるかという点について、多くの バリエーションが存在する。どの割り当て方が最適であ かは、第1CPU111と第2CPU211の性能の 適いや、印刷ジョブの性質などによっても異なる。図8 及び図9は、第1と第2の制御区画への仕事の割り当て の代表的な例を示している。図8は、印刷データの受信 からRGBラスタデータト作成までの制御新作を示し、図 9は、RGBラスタデータに色変換及び2値化を行って YMCK2値化プータを作成して印刷機構へ送るまでの 制御動作を示している。 【0066] 図8に示すように、ホスト装置301からの印刷データを、第1制節区画300内の入出力ASIC303が空信し(401)、受信した印刷データを第1メモリASIC307がDMA(403)により、第1DRAM309に書き込む。このとき、第1CPU305が、第1メモリASIC307が行うDMA(403)を制御する(407)、第1DRAM405に格納された印刷データ405は、例えばPDL(ページ記述言語)で記述されている。次に、第1CPU305が、第1DRAM309からPDL印刷データ405を読み込み、これを解釈して(409)、中間段階のデータ(典型的には中間コード)を作成し、この中間コード41を第1DRAM309に書き込む。

【0067】次に、第1制御区画302の第2メモリASIC313が、DMA(413)により、第1DRAM315にコピー(欠は転送)する。このときのDMA(413)に、第2CPU311が開かる(417)、次に、第2CPU311が、第2DRAM315 kら中間・15を開か込み、これに基づき完全なピットマップイメージデータ(措画データ)419を第2DRAM315に書き込む。次に、第3とサリASIC313が、第2DRAM315内の措画データ419を、DMA(421)により、第1DRAM309に転送する。このDAM(421)は、第2CPU311が制御する(425)。

【0068】続いて、色変換や2値化などの画像処理が 図9に示す手順で行われる。第2メモリASIC313 がDMA (425) により、第1DRAM309内の描 面データ (通常は、RGBのビットマップイメージデー タである) 423を画像処理ASIC317へ送る。画 像処理ASIC317は、そのRGB描画データに色変 機や階調補正などの処理(427)を行って、YMCK の描画データ(色変換データ)に変換する。そのYMC K色変換データを、第2メモリASIC313がDMA (429)により、第1DRAM309に書き込む。次 に、第2メモリASIC313がDMA(433)によ り、第1DRAM309内のYMCK色変換データ43 1を画像処理ASIC317へ送る。画像処理ASIC 317は、そのYMCK色変換データに2値化の処理 (435)を行って(必要に応じてエッジスムージング 処理も行って)、YMCK2値化データに変換し、この YMCK2値化データを印刷機構319に送る。上記の 過程で第2メモリASIC313が行うDMA(42 5、429、433)は、第1CPU305が制御す 8.

【0069】図8及び図9に示した制御手順は一例であ り、別の手順を採用することもできる。例えば、図9に 示した手順において、第2CPUが充分に高い性能をも つならば、点線441に示すように第2CPU311が 第2メモリASIC313のDMA(425、429、 433)を制御してもよい、また、第2DRAM315 の容量が充分に大きければ、点線439に示すように、 色変換後のYMCK色変換データを第2DRAM315 に格納するようにしてもよい。また、面像処理ASI3 317において、色変換(427)で得たYMCK色変 換データを、DRAMに一旦蓄えずに、点線443で示 すように直接的に2値化データを印刷機構319へ送るよう にしてもよい。

(0070) 以上に説明した本発明に従うプリンタは、 複数のCPUを用いて印刷データを2億化したデータに 変換するまでの処理を削削するようにしている。そして、各々のCPUで制御する範囲を中間コード、描画データもあいも色変換データなどのいずれかの変換処理が 終了した中間別路のデータで引き継ぐことにより、CP U間のデータ通信や協調制御用のOSを用いることなく 倍単な構成で複数CPUによる並列処理を実現してい る。このため、本発明により、カラーレーザプリンタに どの高面質のカラープリンタを出力するプリンタに吸 低に、低コストで処理速度の速い印刷装置を提供できる。 【図面の簡単な説明】

【図1】本発明の実施の形態に係るプリンタの概略構成 を示すブロック図である。

【図2】図1に示すプリンタにおける制御過程をフロー チャートで示す図である。

【図3】図2と異なる制御過程を示すフローチャートである。

【図4】本発明の別の実施形態にかかるプリンタの回路 構成を示すブロック図である。

【図5】本発明の更に別の実施形態にプリンタの構成を 示すブロック図である。

【図6】図4のプリンタの電源投入時のリセット解除動作を示すタイミングチャートである。

【図7】図5のプリンタの電源投入時のリセット解除動作を示すタイミングチャートである。

【図8】図4又は図5のプリンタの印刷データ受信から RGBラスタデータ作成までの制御動作を示す説明図で ある。

【図9】図4又は図5のプリンタの色変換及び2値化を 行うときの制御動作を示す説明図である。 【符号の説明】

1. 101. 201 プリンタ

2、107、207、319 印刷機構

3 制御部


5、103、203、300 第1の制御区画 6、105、205、302 第2の制御区画


10、113、213 第1のASIC


11. 111. 211 第1のCPU

- 12 CPUバス
- 13 RAMバス
- 14 SDRAM
- 16 ROMバス
- 17 ROM
- 20 外部バス
- 21 入出力ユニット
- 30、133、233 第2のASIC 31、131、231 第2のCPU
- 41 CPUバス
- 32 DRAM
- 42 RAMバス
- 33 ROM
- 43 ROMバス
- 35 描画用ハードウェア機能


- 36 圧縮・伸長用ハードウェア機能
- 37 色変換用ハードウェア機能
- 38 2値化用ハードウェア
- 115、151、215、251、309 第1のDR
- 135、153、235、253、315 第2のDR AM
- 117 第1のROM
- 137 第2のROM
- 217 ROM
- 121、221、303 入出力ASIC
- 123、223、307 第1のメモリASIC
- 141、241、313 第2のメモリASIC
- 143、243、317 画像処理ASIC
















[図8]



[図9]



【手続補正書】

【提出日】平成11年6月22日(1999.6.2 2)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0007

【補正方法】変更

I IIIIII JONA I SA

【補正内容】

【○○○7】デジタルデータの処理速度を向上するには、CPUを高速なものと変えるか、あるいは、色変換などの処理に特化したハードウェアを開発し採用することが一般的である。高速のCPUを採用すれば、CPU

の処理時間は短縮できるが、クリティカルバスとなるで あろうデーク転送などの時間は短縮できない。したがっ 、高価なCPUを採用しても画像処理の時間をそれは と短縮できるものではない。色変像処理専用にフルカス タマイズされたハードウェアを採用すれば、その処理自 体の速度は向してき、全ての処理をカスタマイズされた ハードウェアで行えば、さらた処理速度を向上できる。 しかしながら、やはりデーク転送などのクリティカルバ スが生ずるので、それ自体を短縮することは罪しい。ま た、専用ハードウェアを開発することはコストと時間が かかる。さらに、専用ハードウェアを採用することによ り汎用性がなくなるので、将来のバージョンアップ、ある。 るいは処理内容の変更・追加などにも対処できなくな